삼성, EUV시스템반도체에 '3D 적층 기술' 적용
삼성, EUV시스템반도체에 '3D 적층 기술' 적용
이 기사를 공유합니다

칩 여러개 위로 쌓아 최적 솔루션 구현
삼성전자 EUV 반도체 생산라인 ​​​​​(사진=삼성전자)<br>
삼성전자 EUV 반도체 생산라인 ​​​​​(사진=삼성전자)<br>

[서울파이낸스 오세정 기자] 삼성전자는 업계에서 처음으로 7나노 EUV 시스템반도체에 3차원 적층 패키지 기술인 'X-Cube(eXtended-Cube)'를 적용한 테스트칩 생산에 성공했다고 13일 밝혔다. 'X-Cube'는 전공정을 마친 웨이퍼 상태인 칩 여러 개를 위로 얇게 쌓아 하나의 반도체로 만드는 기술이다.

시스템반도체는 일반적으로 CPU(중앙처리장치)·GPU(그래픽처리장치)·NPU(신경망처리장치) 등 역할을 하는 로직 부분과 캐시 메모리(Cache memory) 역할을 하는 에스램(SRAM·Static Random Access Memory) 부분을 하나의 칩에 평면으로 나란히 배치, 설계한다.

이번 개발에 성공한 'X-cube' 기술은 로직과 SRAM(Static Random Access Memory)을 단독으로 설계·생산해 위로 적층하기 때문에 전체 칩 면적을 줄이면서 고용량 메모리 솔루션을 장착할 수 있어 고객의 설계 자유도를 높일 수 있다. 실리콘관통전극(TSV) 기술을 통해 시스템반도체의 데이터 처리속도를 획기적으로 향상 시킬 수 있고, 전력 효율도 높일 수 있다.

이 외에도 위아래 칩의 데이터 통신 채널을 고객 설계에 따라 자유자재로 확장할 수 있고, 신호 전송 경로도 최소화해 데이터 처리 속도를 극대화할 수 있다는 장점이 있다.

이 기술은 슈퍼컴퓨터·인공지능·5G 등 고성능 시스템반도체를 요구하는 분야는 물론 스마트폰과 웨어러블 기기의 경쟁력을 높일 수 있는 핵심 기술로 활용될 것으로 삼성전자는 예상했다.

글로벌 팹리스(반도체 설계회사) 고객은 삼성전자가 제공하는 'X-Cube' 설계방법론과 설계툴을 활용해 EUV 기술 기반 5·7나노 공정 칩 개발을 바로 시작할 수 있다.

특히 이미 검증된 삼성전자의 양산 인프라를 이용할 수 있기 때문에 개발 오류를 빠르게 확인하며 칩 개발 기간을 줄일 수 있다는 게 회사의 설명이다.

삼성전자는 최첨단 EUV 초미세 전공정뿐 아니라 후공정에서도 첨단 기술 경쟁력을 확보함으로써 '반도체 비전 2030'에도 큰 역할을 할 것으로 기대했다. 반도체 비전 2030은 삼성전자가 발표한 2030년까지 시스템 반도체 분야 1위를 달성한다는 목표다. 

강문수 삼성전자 파운드리사업부 마켓전략팀 전무는 "EUV 장비가 적용된 첨단 공정에서도 TSV 기술을 안정적으로 구현했다"며 "삼성전자는 반도체 성능 한계 극복을 위한 기술 혁신을 이어가겠다"고 말했다.

삼성전자는 오는 16일부터 18일까지 온라인으로 진행되는 HPC·AI 등의 고성능 반도체 관련 연례 학술 행사인 '핫 칩스(Hot Chips) 2020'에서 'X-Cube'의 기술 성과를 공개할 계획이다.


관련기사

이 시간 주요 뉴스
댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.